PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-340480

(43) Date of publication of application: 24.12.1996

(51)Int.CI.

HO4N 5/243

(21)Application number: 07-147507

(71)Applicant: HITACHI DENSHI LTD

(22)Date of filing:

14.06.1995

(72)Inventor: MURATA NORIO


ABE SHIGETO

(54) TELEVISION CAMERA SYSTEM USING DIGITAL SIGNAL PROCESSING

(57)Abstract:

PURPOSE: To enable a digital signal processing matching the number of pixels of a CCD, an aspect ratio, etc., without greatly increasing te circuit scale by loading the program of a selected ROM to an FPGA(field programmable logic device).

CONSTITUTION: Digitized image data are processed by a 1st digital signal processing circuit 4 and supplied to a 2nd digital signal processing circuit 6 which consists of a field programmable logic device (FPGA), etc., and processes the digital signal under the control of a central control unit(CPU) 5 according to the number of pixels of the CCD1, aspect ratio, etc. The processed signal is outputted through a D/A converting circuit 7 and a digital interface circuit 6. In this case, plural ROMs wherein circuit data corresponding to plural kinds of CCD pixel sampling and aspect ratios are written are mounted on a camera device, and a corresponding ROM is selected out of the ROMs under the control of the CPU5, so that its circuit data are loaded to the FPGA.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19) 日本国特許庁 (JP)

(a)公開特許公報(A)

(11) 特許出願公開番号

梅開平8-34048

(43)公開日 平成8年(1996)12月24日


1 C T T T T T T T T T T T T T T T T T T	→	技術表示箇別
HO4N 5/243 HO4N 5/243		53

	審査請求 未請求 請求項の数 2	OL	(全5月)
台舞頭 田 (12)	特顯平7-147507	(71)出版人 000005429	000005429 日本傳文本書合外
(22) 出國日	平成7年(1995)6月14日		a 当 唱于你公式记 東京部千代田区神田和泉町1番地
		(72) 発明者	村田 宜男 東京都小平市御幸町32番地 日立電子株式
		(72) 発田報	会社小金井工場内 阿部 館人
			東京都小平市御奉町32番地 日立電子株式会社小会社工場内

(54) 【発明の名称】ディジタル信号処理を用いたテレビジョンカメラシステム

ラ装置における、CCD画繋数、アスペクト比等の変更 に際し、最適な映像信号処理を、ユニットの入れ替えや 回路規模の増大を招くことなく、実現することを目的と 【目的】 ゲィジタル信号処理を行うテレアジョンカメ している。

るプログラムを格納したROMを複数個搭載し、外部シ タをFPGAヘロードする構成を採ることを特徴とする りFPGA内のディジタル信号処理回路を変更するため に、各CCD画架数用又はアスペクト比に対応した異な スペクト比を検知する年段を用い、 画架数又はアスペク ト比に適動して複数個の中から択一されたROMのデー 【犇成】 CCDクロックレートでA/D斑板したディ ジタル映像の処理に、ROMロードタイプのFPGAを 用い、かつCCD画紫数指へは画面のアスペクト站によ ステムまたは樹作によってカメラヘッドの画楽数又はア ケレアジョンカメレンステム。



[年軒請水の範囲]

A内の構成を、対応する信号処理回路の構成に変更設定 ビジョンカメラのCCD画禁数、アスペクト比等の変更 5.伴った変わる信号処理レートに応じた変更が必要とな 数、アスペクト比等を表わす情報に基づき、上配FPG 【請水項1】 ディジタル信号の形態で映像信号処理を 〒なうテレビジョンカメラシステムにおいて、当数テレ 5ディジタル信号処理回路に、ROMロードタイプのフ イールドプログラをブル勧組デパイス(以下、FPGA と称す)を用い、当餃テレビジョンカメラのCCD画幹 することを特徴とするテレビジョンカメラシステム。

[0000]

的なCCD駆動国被数が変化することになる。

夢羅井8-340480

3

ロックレートを、CCDクロックに合わせる方法がとら 10 トによって、例えばフィルタの周波数特性も変わってし まうため、ディジタル個号処理を行うカメラシステムの 協合、CCDの画業数、若しくはアスペクト比が変わる れる。ディジタル信号処理を行う場合は、信号処理レー **ル化が趨勢で、カメラの信号処理もディジタル化される ようになってきており、カメラヘッド館のCCD画整数** な、放送用カメラ等の最高級の画質が求められるカメラ 単に対応かき問題はなかった。しむし、近年、ディジタ ディジタル信号処理を行う際必要となるA/D変換のク では、アートや折り返し鉛毎の結苷の粘生を防ぐため、 が変わることは、以下のような問題を招く。即ち、通 と、対応する信号処理回路の変更を必要とする。

生じ、回路規模が膨大になる欠点を有する。本発明は上 配の欠点を除去し、回路規模の大幅な増大を招くことな く、CCDの画楽数またはアスペクト比等の変更に適合 合った、複数のディジタル回路を具備しておく必要性が [発明が解決しようとする課題] 以上のように従来のデ ィジタル信号処理を行うカメラシステムでは、使用する CCD画業数やアスペクト比が変わると、信号処理回路 の変更が必要になる。したがって、従来の方法やは、C CDの画業教士たけアスペクト比に合わせて対応する値 **身処理のユニットを入れ替えるか、各信号処理レートに** したディジタル信号処理をすることを目的としている。 [0005] [0004] ន

【戦闘を解決するための手段】本発明は、上配目的を強 なシテレアジョンカメラシステムにおいて、当数テレビ ジョンカメラのCCD画整数、アスペクト比等の変更に 伴った変むる信号処理レートに応じて変更が必要となる 数、アスペクト比等を表わず情報に基づき、上配FPG 成するため、ディジタル信号の形態で映像信号処理を行 A内の構成を、対応する信号処理回路の構成に変更設定 ゲィジタル信号処理回路に、ROMロードタイプのフィ ールドプログラセブル簡型デバイス(以下、FPGAと 称す)を用い、当数テレビジョンカメラのCCD画祭 **r**るものである。 င္က

【作用】本発明では、CCDの画素数、アスペクト比等 [0000]

に合わせた回路構成情報が普込まれている複数のROM の中から強択したROMのプログラムを、ディジタル化 で、回路規模の大幅な増大を招くことなく、CCDの画 絮数、アスペクト比略に適合したディジタル信号処理が された映像作号処理を行うFPGAにロードすること 可能になる。

[0000]

像信号は、アナログ信号処理回路2で増幅等の必要な処 理を施された後、A/D変換回路3に供給され、CCD 本発明を詳しく説明する。CCD1から得られた出力映 【実施例】本発明の第1の実施例を図1に示し、以下、

した複数個のROMと、当数CCD画業数値報指しくは テレビジョンカメラシステムにおいて、当数ディジタル **筒号処理にROMロードタイプのFPGAを用い、当数 アレアジョンオメラのCCD画財教拍しへはアスペクト** 比に応じ、上配FPGA内のディジタル信号処理回路を ト比に対応した異なるプログラム (回路構成情報) を格納 検知したCCD画禁敷情報若しくはアスペクト比変換換 作情報に適動して対応する上配ROMに格納されたデー タを上配FPGAへロードする手段を設け、上配FPG A内の構成を、対応する個号処理回路の構成に変更設定 D変換し、ディジタル信号の形態で映像信号処理を行う 変更するための、程々のCCD画架数若しくはアスペク 【請求項2】 映像信号をCCDクロックレートでA/ アスペクト比変模操作を表わす情報を検知する手段と、 することを斡旋とするテレビジョンカメラシステム。 【発明の詳価な説明】

0001]

こ、やり、アスペクト兄の敗別指へはCCDの画辞数の [産業上の利用分野] 本発明はディジタル信号処理を行 変更等が可能なテレビジョンカメラの信号処理に関する ものである。

高まっている。特に、近年画面の縦横比(アスペクト比) 行う方法としては、CCDの就み出し方法を変える方式 5。このため、放送局等のカメラユーザでは、画繋数の これに対応できるテレビジョンカメラシステムの需要が を、従来の4:3かち16:9に変えるワイド化が進ん でおり、放送用カメラ等では、4:3と16:9のアス ペクト比の切替え機能が求められるようになってきてい る。ところで、4:3と16:9のアスペクト比変更を 【従来の技術】 テレビジョンカメラに使われるCCD祭 子の技術過步に伴い、CCDの画素数が年々向上してい ロック周波数)を変える方法等があるが、いずれも実効 と、メモリを用い、この魯込みと睨み出しのレート(ク 異なる複数台のカメラを同時に使用するケースが生じ、

\$

ಬ 協合、回路変更が必要となるケースは少なく、比較的简 ラ制御装置(以下、CCUと称す)がアナログ信号処理の 【0003】従来、CCDの画架数が変わっても、カメ

导処題(例えば、アパーチャー補正、フィルタリング処 れ、中央制御ユニット(CPU)5からの制御により、C **イジタル信号に変換される。ディジタル化された画像デ** 路4で、必要な信号処理を施される。その後、フィール ドプログラマブル輸出デバイス(FPGA) 等から構成さ CD1の画紫数、アスペクト式棒に応じたディジタル値 **興等)を行う第2のディジタル信号処理回路6に供給さ** れる。そして、このような処理を施された信号は、アナ ログまたはディジタル信号のカメラ出力として、ロ/A 奴徴回路 7 やディジタ かインタフェース回路 8 を通して 楠正、ニー楠正等)を行う第1のディジタル信号処理回 ータは、CCDの画味数、アスペクト比等に配係なく、 同一の回路で処理できる映像信号処理(例えば、ガンマ 你他用のクロックと同じァートでサンプリングされ、

る。ROMロードタイプのFPGAは、図4に示すよう で、蟄却を自由に構筑できるロジックセルアレイ部30 つまり、このようなFPGAで構成された信号処理回路 [0008] &T, LLT, ROMP-F947 (SR AMタイプ)と呼ばれるFPGAの構成と、CCDの画 緊数やアスペクト比等に応じて、このFPGAを用いた 信号処理回路構成を変更する方法について簡単に説明す に、配袋用のスイッチングトランジスタを慰御すること と、このトランジスタスイッチの制御データを配位する RAM割31、及び電源投入時や外部からのロード命令 を受けたときに、このRAM部31に外付けROMから のデータを試み込むロード回路前32より構成される。 は、外付けROMに告き込むデータを変えることで、 由に踰理構成を変えることができる。

応じたディジタル信号処理回路の構成に変更するもので [0009] 本発明では、これらの特徴を利用し、例え プリングやアスペクト比に対応した回路ゲータを輸込ん 複数個のROMをカメラ装置に搭載しておき、CP ロからの勧御により、これらROMの中から対応するも とにより、FPGAをCCD画案数、アスペクト比等に のを選択し、当数回路データをFPGAにロードするこ ば、もわかいめ予想し飾る、複数値りのCCD画祭サン

を受け取ったときに、これらのデータがFPGA20ド 5とCCD画禁数、アスペクト比等に応じて回路構成を 変更するFPGAを用いた第2のディジタル信号処理回 路らの詳細な構成を示し、この動作を説明する。CPU ト比変換操作情報等を検知し、この情報をROM選択回 路24に逝る。ROM鎌択回路24は、この指示に私が たそれぞれのROMを選択し、電源投入時、ロード命令 【0010】以下、図3に、図1に破壊で示す、CPU 鞄、アスペクト比較換操作部(図示社ず)からのアスペク アスペクト比に適合した信号処理回路データの入っ き、複数個のROM21~23の中から、CCD画繋 5 は、当該カメラ装置に搭載されたCCDの画業数情

ロードされるよう制御する。これにより、FPGA20 は、CCD画紫教、アスペクト比に適合した信号処理回 【0011】ここで、例えば、CCDの画架数弦更に侔 い、クロック周抜数が変わると、図5の(A), (B)に示 すように、FPGAに構成されたディジタルフィルタの **条性が安化してしまうが、CCDの画雑数に応じ、図6** フィルタの係数やタップ数の異なる回路構成に組み替え の(A), (B)に示すように、FPGA内の回路構成を、

る。こうすることで、本発明では、ユニットの交換や回 アスペクト比等に適合したディジタル信号処理が可能に 路規模の大幅な増大を招くことなく、CCDの画繋数、 ることで、ほぼ国一のフィルタ俳셈に保しことができ

[0012] 図2に、本語明の第2の実施例を示す。こ の例は、放送用カメラ等によく見られる、カメラヘッド とカメラコントロールユニット(以下、CCUと称す)分 ラシステムでは、同じCCUに、異なる画業数のCCD を持つカメラヘシドが被続されたり、カメラヘッド倒む アスペクト比の変更を行う場合がある。本実施例は、こ のようなケースに対しても、CCDの画景数、アスペケ ト比等に適合したディジタル信号処理をCCUで行うこ 盤型カメラに本発明を用いた例である。このようなカメ とを可能にするものである。 ន

号処理(例えば、ガンマ補正、ニー補正等)を行う第1の る。この信号処理された画像信号データは、ディジタル ト比変換操作情報を含むカメラヘッド10のCPU12 において、CCD1の映像信号出力は、アナログ信号处 ディジタル信号処理回路4で、必要な信号処理を施され [0013]以下、本実施例の構成と動作を、図2を用 いて説明する。第1の実施例と同様、カメラヘッド10 理回路2で増幅等の必要な処理を施された後、A/D変 でサンプリングされ、ディジタル信号に変換される。デ ィジタル化された画像データは、CCDの画祭教、アス ペクト 五年に 昭保なく、 回一の回路 か処理かや る映像値 信号伝送ユニット13で、CCD画架数情報、7スペク 数回路3に入力され、CCD駆動クロックと同じレート の出力データと多重され、CCU11に送られる。 8

処理回路16に送出する。なお、このディジタル信号処 **ジタル個号処理回路6と全く同じであり、CCU11の** 又はディジタル個号のカメラ出力として、D/A変換回 ト14は、このCPUデータと画像データを分離し、前 イプF P G A で構成されたCCU 1 1 のディジタル信号 CPU15の勉強により、CCDの画茶数、アスペクト 比等に適合した信号処理を施される。そして、このよう な処理を施されたディジタル映像作号17は、アナログ 路 7 やディジタルインタフェース回路 8 を通して出力さ 【0014】CCU11内のディジタル信号受信ユニッ 者をCCU11のCPU15に、後者をROMロードタ **脳回路 1 6 の義氏は、図 3 に 示した 鍬 1 の 米 閻剣の ディ 상** S

3

帯配件8-340480

図画の簡単な説明

|図1||本発明の第1の実施例の構成を示すプロック図 [図2] 本発明の第2の実施例の構成を示すプロック図

|図3|| 本発明のFPGAで構成したディジタル信号処 **毎回路の構成を数すプロック図**

【図4】ROMロードタイプのFPGAの構成を示す模 図図

[図5] クロック周波数により変化するディジタルフィ

【図6】ROMデータにより変更されるFPGA内のフ ルタの国波教特性を表す図 ィルタ回路の構成を敷す図 2

[符号の説明]

5, 12, 15:CPU 1: CCD

6, 16:FPGAで構成されるディジタル信号処理回

[図4]

CPU [<u>Ø</u>1]

3

[9図]

[図2]

ナルプロセッサ)を用いて同様の効果得ることも可能で ドを接続することが可能となり、カメラシステムの運用 生を大幅に向上させることができる。なお、以上の説明 では、ROMに格徳されたデータに揺んき、CCDの画 **整数等に適合したディジタル信号処理を行う囃子にFP** 【0015】以上のように、本銘貼では、従来のシステ 同一のCCUに異なる画案数のCCDを持つカメラヘッ GAを用いたが、この替わりにDSP(ディジタルシク 4では必要としたユニットの入替え等を行うこと無く、

【発明の啓果】以上消べた哲へ、本発明を用いると、C CDの画味数、アスペクト比毎に適合したディジタル値 **低コスト化と、システムの運用性向上が図れ、その効果 导処理を簡単に行うことが可能となり、装置の小型化・** [0016]

